

Análisis y Síntesis

Introducción a los Sistemas
Lógicos y Digitales

Sergio Noriega 2020

Análisis

Análisis:

Es el procedimiento por el cual mediante alguna técnica de inspección se trata de:

- Conocer qué hace ó cómo funciona un sistema ó circuito.
- Verificar su performance ó encontrar la causa de su mal funcionamiento.



Métodos de análisis:

Tabla de verdad.

Ecuaciones lógicas.

Diagramas de estado.


Simulación.

Test del hardware.

etc.....

Análisis

ANÁLISIS mediante el desarrollo de ecuaciones



ANÁLISIS mediante el desarrollo de ecuaciones

Para un Flip-Flop JK con entradas J y K y salida "y" se plantea la siguiente ecuación que rige su funcionamiento:

$$\text{Ecuación general del flip-flop JK: } y(n+1) = J \overline{y(n)} + \overline{K} y(n)$$

Esta ecuación dictamina como se va a comportar su salida "y" (ó Q) cuando viene un flanco de reloj activo. Su valor no sólo puede depende de J y K, sino de lo previamente valía la salida antes de recibir el flanco. Llamando $y(n)$ al valor actual de Q e $y1(n+1)$ al valor futuro de Q al venir un flanco activo de reloj:

$$J1 = K1 = 1 \quad J2 = K2 = X y1(n) + \overline{X} \overline{y1(n)} = \overline{X \oplus y1(n)}$$

Reemplazando los valores de J y K en cada Flip-Flop:

$$y1(n+1) = \overline{y1(n)} \quad y2(n+1) = \overline{X \oplus y1(n)} \overline{y2(n)} + (X \oplus y1(n)) y2(n)$$

Asumimos que X es una entrada de control que puede valer "0" ó "1". Y2 sólo depende de ella.

$$\text{Para } X=0 : y2(n+1) = \overline{0 \oplus y1(n)} \overline{y2(n)} + (0 \oplus y1(n)) y2(n) = \overline{y1(n)} \oplus \overline{y2(n)}$$

$$\text{Para } X=1 : y2(n+1) = \overline{1 \oplus y1(n)} \overline{y2(n)} + (1 \oplus y1(n)) y2(n) = y1(n) \oplus y2(n)$$

De las ecuaciones de $y_1(n+1)$ e $y_2(n+1)$ se desprende que:

Independiente de X , la salida $Z_1 = y_1$, cambia de estado cada vez que se detecta un flanco activo de CLK: $y_1(n+1) = \overline{y_1(n)}$.

Cuando $X=0$, la salida y_2 negará su estado anterior cada vez que venga un flanco activo de CLK y sea $y_1=0$: ($y_2(n+1) = \overline{y_2(n)}$), pero mantendrá su estado anterior cuando sea $y_1=1$: ($y_2(n+1) = y_2(n)$).



Cuando $X=1$, la salida y_2 negará su estado anterior cada vez que venga un flanco activo de CLK y sea $y_1=1$: ($y_2(n+1) = \overline{y_2(n)}$), pero mantendrá su estado anterior cuando sea $y_1=0$: ($y_2(n+1) = y_2(n)$).

Para ambos casos de X , y_2 dará como resultado una onda cuadrada de doble de período que la salida $z_1=y_1$. La diferencia entre $X=0$ y $X=1$ es que la salida $z_2=y_2$ en un caso cambiará de estado cada vez que baje la salida y_1 ($X=1$) y en el otro caso ($X=0$) al subir dicha salida y_1 .

Se logra entonces un desfase de 90 grados entre ambos casos.

Análisis

ANÁLISIS mediante el desarrollo de ecuaciones




Se puede concluir que el circuito representa un contador binario de dos bits Z2 Z1, con entrada de reset asincrónico (CLEAR) y una entrada de control "X" que define el sentido de conteo en forma ascendente ($X=1$) ó descendente ($X=0$).

Análisis

ANÁLISIS mediante herramientas de software (ejemplo empleando Quartus II y Modelsim)

El mismo circuito anterior se lo analizará empleando herramientas de captura y simulación.



The screenshot displays the Quartus II software interface. The main window shows a logic circuit schematic with the following components and connections:

- Inputs:** X, CLK, and CLEAR, each connected to an 'INPUT VCC' block.
- Logic Elements:**
 - U1: AND2 gate with inputs from X and CLK.
 - U2: OR2 gate with inputs from U1 and a NOT gate (U3) applied to CLK.
 - U3: NOT gate with input from CLK.
 - U4: JKFF (JK Flip-Flop) with J input from U2, K input from U1, and CLR input from CLEAR. Its output is FF1.
 - U5: JKFF (JK Flip-Flop) with J input from U2, K input from U1, and CLR input from CLEAR. Its output is FF2.
- Outputs:** Z1 and Z2, each connected to an 'OUTPUT' block.
- Power:** VCC connections are shown for the flip-flops.

The 'Create / Update' menu is open, showing options such as 'Create HDL Design File from Current File...', 'Create Symbol Files for Current File', and 'Create Verilog Instantiation Template Files for Current File'.

Generación de esquemático y posterior conversión a formato HDL

Análisis

The image shows the Quartus II software interface. The main window displays a logic schematic with two JK flip-flops (U4 and U5), two AND gates (U7 and U1), and two NOT gates (U6 and U3). The schematic includes inputs for X, CLK, and CLEAR, and outputs for Z1 and Z2. A dialog box titled "Create HDL Design File for Current File" is open in the center, showing the file name "cutos_1/analysis_de_circuitos_1.vhd" and the option to select the file type as VHDL or Verilog HDL. The VHDL option is selected. The dialog box also has an "Add VHDL Statements..." field and "OK", "Cancel", and "Help" buttons. The background shows the Quartus II interface with various toolbars and panels.

Generación de esquemático y posterior conversión a formato HDL

Análisis

```

1  -- Copyright (C) 1991-2013 Altera Corporation
2  -- Your use of Altera Corporation's design tools, logic functions
3  -- and other software and tools, and its AMPP partner logic
4  -- functions, and any output files from any of the foregoing
5  -- (including device programming or simulation files), and any
6  -- associated documentation or information are expressly subject
7  -- to the terms and conditions of the Altera Program License
8  -- Subscription Agreement, Altera MegaCore Function License
9  -- Agreement, or other applicable license agreement, including,
10 -- without limitation, that your use is for the sole purpose of
11 -- programming logic devices manufactured by Altera and sold by
12 -- Altera or its authorized distributors. Please refer to the
13 -- applicable agreement for further details.
14
15 -- PROGRAM      "Quartus II 64-Bit"
16 -- VERSION      "Version 13.1.0 Build 162 10/23/2013 SJ Web Edition"
17 -- CREATED      "Fri Apr 17 10:38:02 2020"
18
19 LIBRARY ieee;
20 USE ieee.std_logic_1164.all;
21
22 LIBRARY work;
23
24 ENTITY analisis_de_circuitos_1 IS
25     PORT
26     (
27         CLK : IN  STD_LOGIC;
28         X   : IN  STD_LOGIC;
29         CLEAR : IN  STD_LOGIC;
30         Z1  : OUT STD_LOGIC;
31         Z2  : OUT STD_LOGIC
32     );
33 END analisis_de_circuitos_1;
34
35 ARCHITECTURE bdf_type OF analisis_de_circuitos_1 IS
36
37     SIGNAL SYNTHESIZED_WIRE_0 : STD_LOGIC;
38     SIGNAL SYNTHESIZED_WIRE_1 : STD_LOGIC;
39     SIGNAL SYNTHESIZED_WIRE_2 : STD_LOGIC;
40     SIGNAL SYNTHESIZED_WIRE_3 : STD_LOGIC;
41     SIGNAL SYNTHESIZED_WIRE_4 : STD_LOGIC;
42     SIGNAL SYNTHESIZED_WIRE_10 : STD_LOGIC;
43     SIGNAL SYNTHESIZED_WIRE_7 : STD_LOGIC;
44     SIGNAL SYNTHESIZED_WIRE_11 : STD_LOGIC;
45     SIGNAL SYNTHESIZED_WIRE_12 : STD_LOGIC;
46
47
48 BEGIN
49     Z1 <= SYNTHESIZED_WIRE_12;
50     SYNTHESIZED_WIRE_4 <= '1';
51     SYNTHESIZED_WIRE_10 <= '1';
52     SYNTHESIZED_WIRE_7 <= '1';
53

```

Archivo VHDL generado por
Quartus II en base al esquemático
"analisis_de_circuitos_1.bdf"

Análisis

```
50 SYNTHESIZED_WIRE_4 <= '1';
51 SYNTHESIZED_WIRE_10 <= '1';
52 SYNTHESIZED_WIRE_7 <= '1';
53
54
55
56
57
58
59 SYNTHESIZED_WIRE_2 <= SYNTHESIZED_WIRE_0 AND SYNTHESIZED_WIRE_1;
60
61
62 SYNTHESIZED_WIRE_11 <= SYNTHESIZED_WIRE_2 OR SYNTHESIZED_WIRE_3;
63
64
65 SYNTHESIZED_WIRE_1 <= NOT(X);
66
67
68
69 PROCESS (CLK,CLEAR,SYNTHESIZED_WIRE_4)
70 VARIABLE synthesized_var_for_SYNTHESIZED_WIRE_12 : STD_LOGIC;
71 BEGIN
72 IF (CLEAR = '0') THEN
73     synthesized_var_for_SYNTHESIZED_WIRE_12 := '0';
74 ELSIF (SYNTHESIZED_WIRE_4 = '0') THEN
75     synthesized_var_for_SYNTHESIZED_WIRE_12 := '1';
76 ELSIF (RISING_EDGE(CLK)) THEN
77     synthesized_var_for_SYNTHESIZED_WIRE_12 := (NOT(synthesized_var_for_SYNTHESIZED_WIRE_12) AND SYNTHESIZED_WIRE_10) OR (synthesized_var_for_SYNTHESIZED_WIRE_12 AND (NOT(SYNTHESIZED_WIRE_10)));
78 END IF;
79     SYNTHESIZED_WIRE_12 <= synthesized_var_for_SYNTHESIZED_WIRE_12;
80 END PROCESS;
81
82
83 PROCESS (CLK,CLEAR,SYNTHESIZED_WIRE_7)
84 VARIABLE synthesized_var_for_Z2 : STD_LOGIC;
85 BEGIN
86 IF (CLEAR = '0') THEN
87     synthesized_var_for_Z2 := '0';
88 ELSIF (SYNTHESIZED_WIRE_7 = '0') THEN
89     synthesized_var_for_Z2 := '1';
90 ELSIF (RISING_EDGE(CLK)) THEN
91     synthesized_var_for_Z2 := (NOT(synthesized_var_for_Z2) AND SYNTHESIZED_WIRE_11) OR (synthesized_var_for_Z2 AND (NOT(SYNTHESIZED_WIRE_11)));
92 END IF;
93     Z2 <= synthesized_var_for_Z2;
94 END PROCESS;
95
96
97 SYNTHESIZED_WIRE_0 <= NOT (SYNTHESIZED_WIRE_12);
98
99
100
101 SYNTHESIZED_WIRE_3 <= SYNTHESIZED_WIRE_12 AND X;
102
103
104 END bdf_type;
```

Archivo VHDL generado por
Quartus II en base al esquemático
" analisis_de_circuitos_1.bdf"

Análisis

```
tb_analisis_de_circuitos_1.vhd
```

```
1  --Test-bench del proyecto analisis_de_circuitos_1 Sergio Noriega 2020
2  --Archivo: tb_analisis_de_circuitos_1.vhd.
3
4  library ieee;
5  use ieee.std_logic_1164.all;
6
7  entity tb_analisis_de_circuitos_1 is
8  |end tb_analisis_de_circuitos_1;
9
10 architecture test of tb_analisis_de_circuitos_1 is
11 |
12 |   component analisis_de_circuitos_1
13 |   |   PORT
14 |   |   (
15 |   |     CLK : IN  STD_LOGIC;
16 |   |     X   : IN  STD_LOGIC;
17 |   |     CLEAR : IN  STD_LOGIC;
18 |   |     Z1  : OUT STD_LOGIC;
19 |   |     Z2  : OUT STD_LOGIC
20 |   |   );
21 |   |end component;
22 |
23 |   signal CLK, X, CLEAR : STD_LOGIC;
24 |   signal Z1, Z2 : std_LOGIC;
25
26 |begin
27
28 |   uut: analisis_de_circuitos_1 port map( CLK => CLK, X => X, CLEAR => CLEAR,
29 |     Z1 => Z1, Z2 => Z2);
30
31
32 |   gen_reloj : process -- Reloj de 200 ns de periodo y 50% de ciclo de trabajo
33 |   |begin
34 |
35 |     CLK <= '0';
36 |     wait for 100 ns;
37 |     CLK <= '1';
38 |     wait for 100 ns;
39 |   end process gen_reloj;
40
41 |   estímulos : process
42 |   |begin
43 |     X <= '0';
44 |     CLEAR <= '1';
45 |     wait for 100 ns;
46 |     CLEAR <= '0';
47 |     wait for 500 ns;
48 |     CLEAR <= '1';
49 |     wait for 5 us;
50 |     X <= '1';
51 |     wait for 5 us;
52 |   end process estímulos;
53 |end test;
```


Archivo VHDL creado para hacer el test bench junto con el descrito en " analisis_de_circuitos_1.vhd".

Se genera un reloj de 200 ns de período. En paralelo se genera una entrada para CLEAR, generando un pulso negativo de 500 ns de duración. La señal X, en t=0 ns se pone en "0" y luego en 5,6 us se pasa a "1".

Con ambos archivos se entra a Modelsim y se observa después el resultado de la simulación en los diagramas de tiempo.

Análisis

Respuesta de Modelsim a " analisis_de_circuitos_1 "





Por inspección de los diagramas de tiempo, el circuito parece ser un contador binario de 2 bits que cuenta los flancos de subida de una señal de reloj CLK y los refleja en las salidas Z2 Z1, siendo Z2 el bit MSB (más significativo). Tiene una entrada de CLEAR que borra las salidas en estado bajo, en forma asincrónica y otra entrada X que controla el sentido de conteo: si X=0 cuenta en forma regresiva y si X=1 en forma progresiva.


Modelo de Mealy

La(s) salida(s) depende(n) de la(s) entrada(s) y del estado actual.




Modelo de Moore


La(s) salida(s) depende(n) del estado actual.



Se debe aplicar el modelo de Moore



Análisis



$$\text{FF}_0 : Q_0^{n+1} = \overline{Q_0^n} \cdot J_0 + Q_0^n \cdot \overline{K_0} = \overline{Q_0^n} \cdot J_0 + Q_0^n \cdot \overline{J_0} = Q_0^n \oplus J_0$$
$$J_0 = K_0 = 1 \Rightarrow Q_0^{n+1} = \overline{Q_0^n}$$

$$\text{FF}_1 : Q_1^{n+1} = \overline{Q_1^n} \cdot J_1 + Q_1^n \cdot \overline{K_1} = \overline{Q_1^n} \cdot J_1 + Q_1^n \cdot \overline{J_1} = Q_1^n \oplus J_1$$

$$J_1 = K_1 = Q_0^n \Rightarrow Q_1^{n+1} = Q_1^n \oplus Q_0^n$$

$$\text{Si } Q_0^n = 0 \rightarrow Q_1^{n+1} = Q_1^n$$

$$\text{Si } Q_0^n = 1 \rightarrow Q_1^{n+1} = \overline{Q_1^n}$$

Análisis

$$\text{FF}_2 : Q_2^{n+1} = \overline{Q_2^n} \cdot J_2 + Q_2^n \cdot \overline{K_2} = \overline{Q_2^n} \cdot J_2 + Q_2^n \cdot \overline{J_2} = Q_2^n \oplus J_2$$


$$J_2 = K_2 = Q_0^n \cdot Q_1^n$$

$$Q_2^{n+1} = Q_2^n \oplus Q_0^n \cdot Q_1^n \Rightarrow \begin{cases} \text{Si } Q_1^n; Q_0^n \neq 11 \rightarrow Q_2^{n+1} = Q_2^n \\ \text{Si } Q_1^n; Q_0^n = 11 \rightarrow Q_2^{n+1} = \overline{Q_2^n} \end{cases}$$

Tabla de Estados

	Q2n	Q1n	Q0n	Q2n+1	Q1n+1	Q0n+1
S0	0	0	0	0	0	1
S1	0	0	1	0	1	0
S2	0	1	0	0	1	1
S3	0	1	1	1	0	0
S4	1	0	0	1	0	1
S5	1	0	1	1	1	0
S6	1	1	0	1	1	1
S7	1	1	1	0	0	0


Diagrama de Estados



Se trata de un contador binario progresivo de 3 bits sincrónico con entrada de RESET asincrónico.

Se debe aplicar el modelo de Mealy

Partimos del siguiente circuito:



Análisis

$$Z = \bar{Y} Q_1 Q_0$$

$$D_0 = \bar{Q}_1 Y + Q_1 \bar{Q}_0$$

$$D_1 = \bar{Q}_1 \bar{Y} Q_0 + \bar{Y} Q_1 \bar{Q}_0 = Y (Q_1 \oplus Q_0)$$


$$Y=0 \begin{cases} D_0 = \bar{Q}_0 Q_1 \\ D_1 = Q_1 \oplus Q_0 \end{cases}$$

$$Y=1 \begin{cases} D_0 = \bar{Q}_1 + \bar{Q}_0 Q_1 \\ D_1 = 0 \end{cases}$$

TABLA DE ESTADOS

	Q1n	Q0n	D1	D0	D1	D0	Z	
S0	0	0	0	0	0	1	0	0
S1	0	1	1	0	0	1	0	0
S2	1	0	1	1	0	1	1	0
S3	1	1	0	0	0	0	0	0
Y			0		1	0	1	

DIAGRAMA DE ESTADOS




Este circuito puede ser un detector de secuencia cíclico (se repite continuamente) de una entrada serie "Y" tal que si la secuencia es "100", durante un ciclo de reloj la salida "Z" valdrá "1", caso contrario quedará siempre en 0.

Además, el siguiente bit después de detectar la secuencia correcta es descartado.....

Análisis

Simulación del circuito anterior



Herramienta empleada cuando es necesario realizar una verificación funcional del diseño empleando el hardware sintetizado en la FPGA.

Funciona como un analizador lógico donde es posible seleccionar las señales que servirán para disparar el análisis y las que se desean testear.

Las señales de trigger pueden ser internas ó externas de entrada a la FPGA bajo estudio (lo mismo que las señales bajo análisis).

Dado que la información se almacena en memoria se requieren recursos tanto de lógica como de memoria dedicada de la propia FPGA en estudio.

Los resultados pueden verse en el mismo ambiente de diseño en el Quartus y almacenados luego en un archivo para posterior tratamiento.

Ventajas:

Permite realizar un análisis de la respuesta del hardware empleando eventos de disparo provenientes de señales internas ó externas al dispositivo.

Desventajas:

No permite realizar una verificación rigurosa del TIMING. Para ello existen otras herramientas de análisis como por ej. TimeQuest Timing Analyzer.

SIGNAL TAP II

En el siguiente ejemplo se analizará la respuesta de los bits de salida de un contador binario sincrónico de 8 bits, el cual es sintetizado en la FPGA Cyclone IV de la placa DE0-Nano basada en el chip EP4CE22F17C6.

Todo el proceso de análisis se realiza con la placa conectada a la PC.

Se utiliza como trigger la señal de RESET la cual es externa y asignada al pulsador KEY0.



Los 8 bits de salida del contador serán almacenadas en memoria de la FPGA y posteriormente grabados en un archivo.

Al iniciar el análisis en el mismo ambiente del Quartus, es posible ver el diagrama temporal con la evolución de las señales a testear.

La cantidad de muestras se puede ajustar y depende de los recursos de la FPGA. En este caso se eligen 16 Kmuestras.

Para definir el tiempo de muestreo se usa el reloj de 50 MHz de la entrada.

SIGNAL TAP II



SIGNAL TAP II

A este contador se le hacen las siguientes asignaciones en la placa DE0-Nano:

RESET a pulsador KEY0.

ENABLE a pulsador KEY1.

CLK_50MHZ a oscilador 50MHz.

Las 8 Salidas a los 8 LED's.

KEY0 y KEY1 están siempre en «1» cuando **NO** se presionan (son pulsadores sin retención).

```
Quartus Prime Standard Edition - C:/intelFPGA/16.1/test_signaltap_contador/test_signaltap_contador - test_signaltap_contador
File Edit View Project Assignments Processing Tools Window Help
test_signaltap_contador
test_signaltap_contador.vhd*
1  --ISLD 2017 Sergio Noriega.
2  --Ejemplo del test de un contador binario realizado con la herramienta "Signal Tapp II"
3  --probado en la placa DE0-Nano de Cyclone IV.
4  --RESET esta asociado al pulsador KEY0.
5  --ENABLE esta asociado al pulsador KEY1 (ENABLE no se usara y por lo tanto estara siempre en "1").
6  --CLK esta asociado al reloj de entrada de 50 MHz.
7  --count esta asociado a los 8 LEDs de la placa.
8  --clk es el reloj del contador cuya frecuencia es de 5 MHz.
9  --La entrada de RESET se utilizara como TRIGGER de la herramienta.
10 --Las salidas del contador son las senales que se capturaran.
11 --Al detectarse un flanco de subida en RESET, se comienza a capturar muestras de las salidas del
12 --contador hasta que se llene el buffer especificado.
13 --Los pulsadores KEY0 y KEY1 estan normalmente en nivel "1".
14
15 LIBRARY IEEE;
16 USE IEEE.STD_LOGIC_1164.ALL;
17 USE IEEE.NUMERIC_STD.ALL;
18
19 ENTITY test_signaltap_contador IS
20     GENERIC (width:POSITIVE:=8);
21     PORT (clk_50mhz      : IN std_logic;
22           reset         : IN std_logic;
23           enable        : IN std_logic;
24           count         : OUT std_logic_vector(width-1 DOWNT0 0)
25     );
26 END test_signaltap_contador;
27
28 ARCHITECTURE arch1 OF test_signaltap_contador IS
29     SIGNAL cnt : UNSIGNED(width-1 DOWNT0 0);
30     SIGNAL temp1, clk : std_logic;
31     SIGNAL counter : integer range 0 to 4 := 0;
32
33 BEGIN
34
35     divisor_clock_p: process (clk_50mhz, reset)
36     begin
37         if (reset = '0') then
38             temp1 <= '0';
39             counter <= 0;
40         elsif rising_edge(clk_50mhz) then
41             if (counter = 4) then
42                 temp1 <= '1';
43                 counter <= 0;
44             else
45                 temp1 <= '0';
46                 counter <= counter + 1;
47             end if;
48         end if;
49     end process;
50
51     clk <= temp1;
52
53     cuenta : PROCESS (clk, reset) IS
54     BEGIN
55         IF reset = '0' THEN
56             cnt <= (others => '0');
57         ELSIF clk'event AND clk='1' THEN
58             IF enable='1' THEN
59                 cnt <= cnt + 1;
60             END IF;
61         END IF;
62     END PROCESS;
63
64     count <= std_logic_vector(cnt);
65
66 END arch1;
```

SIGNAL TAP II

Quartus Prime Standard Edition - C:/intelFPGA/16.1/test_signaltap_contador/test_signaltap_contador - test_signaltap_contador

File Edit View Project Assignments Processing Tools Window Help

test_signaltap_contador

test_signaltap_contador.vhd

Compilation Report - test_signaltap_contador

Table of Contents

- Flow Summary
- Flow Settings
- Flow Non-Default Global Settings
- Flow Elapsed Time
- Flow OS Summary
- Flow Log
- Analysis & Synthesis
- Fitter
- Flow Messages
- Flow Suppressed Messages
- Assembler
- TimeQuest Timing Analyzer

Flow Summary

<<Filter>>

Flow Status	Successful - Sat Mar 11 16:39:29 2017
Quartus Prime Version	16.1.0 Build 196 10/24/2016 SJ Standard Edition
Revision Name	test_signaltap_contador
Top-level Entity Name	test_signaltap_contador
Family	Cyclone IV E
Device	EP4CE22F17C6
Timing Models	Final
Total logic elements	12 / 22,320 (< 1 %)
Total registers	12
Total pins	11 / 154 (7 %)
Total virtual pins	0
Total memory bits	0 / 608,256 (0 %)
Embedded Multiplier 9-bit elements	0 / 132 (0 %)
Total PLLs	0 / 4 (0 %)

RESULTADO DE LA COMPILACIÓN SIN USAR LA HERRAMIENTA «SignalTap II»

SIGNAL TAP II

The screenshot displays the Altera Logic Analyzer interface. At the top, the Instance Manager shows an instance named 'auto_signaltap_0' with a status of 'Not running'. A yellow warning banner indicates 'Invalid JTAG configuration'. The main window shows a signal configuration table for a trigger event. A table with columns 'Type', 'Alias', 'Name', 'Data Enable', 'Trigger Enable', and 'Trigger Conditions' lists eight 'count' signals from count[7] down to count[0]. A yellow callout box points to these signals. To the right, the 'Signal Configuration' dialog is open, showing 'Clock' set to 'clk_50mhz', 'Sample depth' set to '16 K', and 'Storage qualifier' set to 'Continuous'. A blue callout box points to these settings. At the bottom, the 'Hierarchy Display' shows the project structure including 'test_signaltap_contador' and 'auto_signaltap_0'.

Type	Alias	Name	Data Enable	Trigger Enable	Trigger Conditions
Signal		count[7..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	1 Basic AND XXh
Signal		count[7]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
Signal		count[6]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
Signal		count[5]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
Signal		count[4]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
Signal		count[3]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
Signal		count[2]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
Signal		count[1]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
Signal		count[0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	

Signal Configuration:

Clock: clk_50mhz

Data

Sample depth: 16 K RAM type: Auto

Segmented: 2 8 K sample segments

Nodes Allocated: Auto Manual: 8

Pipeline Factor: 1

Storage qualifier:

Type: Continuous

Input port: auto_stp_external_storage_qualifier

Nodes Allocated: Auto Manual: 8

Record data discontinuities

Disable storage qualifier

Trigger

Nodes Allocated: Auto Manual: 8

Trigger flow control: Sequential

Trigger position: Pre trigger position

Trigger conditions: 1

Se definen las señales usadas para su análisis que son las 8 salidas del contador count

Se configura la entrada de reloj clk_50mhz como referencia para el período de muestreo. Se definen 16Kmuestras para el tamaño del buffer de almacenamiento de las señales.

SIGNAL TAP II

Instance Manager: Invalid JTAG configuration

Instance	Status	Enabled	LEs: 656	Memory: 131072	Small: 0/0	Medium:
auto_sigtap_0	Not running	<input checked="" type="checkbox"/>	656 cells	131072 bits	0 blocks	16 blocks

JTAG Chain Configuration: No device is selected

Hardware: Disabled Setup...

Device: None Detected Scan Chain

SOF Manager: s/test_sigtap_contador.sof

Signal Configuration:

Trigger

Nodes Allocated: Auto Manual: 8

Trigger flow control: Sequential

Trigger position: Pre trigger position

Trigger conditions: 1

Trigger in

Pin:

Node: reset

Instance:

Hard Processor System (HPS) trigger out

Pattern: Rising Edge

Trigger out

Pin:

Instance:

Hard Processor System (HPS) trigger in

Hard Processor System (HPS) event: 0

Level: Active High

Type	Alias	Name	Data Enable	Trigger Enable	Trigger Conditions
out		count[7..0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	XXh
		count[7]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
		count[6]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
		count[5]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
		count[4]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
		count[3]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
		count[2]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
		count[1]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	
		count[0]	<input checked="" type="checkbox"/>	<input checked="" type="checkbox"/>	

Hierarchy Display: test_sigtap_contador

Data Log: auto_sigtap_0

0% 00:00:00

Requerimiento del analizador

Se configura el disparo como pretrigger. La señal de disparo es RESET y el muestreo empieza al detectarse un flanco de subida en esa señal (al soltar el pulsador KEY0).

SIGNAL TAP II

RESULTADO DE LA COMPILACIÓN AL USAR LA HERRAMIENTA «SignalTap II»

Quartus Prime Standard Edition - C:/intelFPGA/16.1/test_signaltap_contador/test_signaltap_contador - test_signaltap_contador

File Edit View Project Assignments Processing Tools Window Help

test_signaltap_contador

Tasks Compilation

Task

- Compile Design
- Analysis & Synthesis
- Fitter (Place & Route)
- Assembler (Generate programming file)
- TimeQuest Timing Analysis
- EDA Netlist Writer
- Edit Settings
- Program Device (Open Programmer)

Table of Contents

- Flow Summary
- Flow Settings
- Flow Non-Default Global Setting
- Flow Elapsed Time
- Flow OS Summary
- Flow Log
- Analysis & Synthesis
- Fitter
- Flow Messages
- Flow Suppressed Messages
- Assembler
- TimeQuest Timing Analyzer

Flow Summary

<<Filter>>

Flow Status	Successful - Sat Mar 11 12:43:18 2017
Quartus Prime Version	16.1.0 Build 196 10/24/2016 SJ Standard Edition
Revision Name	test_signaltap_contador
Top-level Entity Name	test_signaltap_contador
Family	Cyclone IV E
Device	EP4CE22F17C6
Timing Models	Final
Total logic elements	779 / 22,320 (3 %)
Total registers	608
Total pins	11 / 154 (7 %)
Total virtual pins	0
Total memory bits	131,072 / 608,256 (22 %)
Embedded Multiplier 9-bit elements	0 / 132 (0 %)
Total PLLs	0 / 4 (0 %)

Si bien el circuito contador no emplea memoria dedicada, las 16 Kmuestras solicitadas para hacer el análisis, utiliza el 22% de los recursos disponibles con el modelo de la Cyclone IV que viene en la DE0-Nano.

Por otro lado, el proyecto requiere un total de 11 Elementos Lógicos para implementar el contador, mientras que el SignalTap, necesita 656.

PASOS A REALIZAR:

1)

El análisis se inicia al presionar el botón de Analysis de la ventana del SignalTap.

2)

Como la entrada de RESET es la que origina el comienzo de la adquisición de muestras, se debe presionar KEY0.

Al soltar KEY0 (flanco de subida) comienza el proceso el cual se detendrá al llenar el buffer.

3)

Al término de la captura, aparecerá una ventana con un diagrama temporal con las señales configuradas para su análisis.

Se puede operar sobre ese diagrama o posteriormente dado que la información se almacena en un archivo de datos.

SIGNAL TAP II

Diagrama temporal con las 16Kmuestras adquiridas de las 8 salidas del contador

SignalTap II Logic Analyzer - C:/intelFPGA/16.1/test_signaltap_contador/test_signaltap_contador - test_signaltap_contador - [stp1.stp]*

File Edit View Project Processing Tools Window Help

Search altera.com

Instance Manager: Ready to acquire

Instance	Status	Enabled	LEs: 656	Memory: 131072	Small: 0/0	Medium: 16/66	Large: 0/0
auto_signaltap_0	Not running	<input checked="" type="checkbox"/>	656 cells	131072 bits	0 blocks	16 blocks	0 blocks

JTAG Chain Configuration: JTAG ready

Hardware: USB-Blaster [USB-0] Setup...

Device: @1: EP3C25/EP4CE22 (0x020F) Scan Chain

SOF Manager: signaltap_contador.sof ...

log: Trig @ 2017/03/11 12:47:18 (0:0:6.9 elapsed) #1

click to insert time bar

Type	Alias	Name	-2048	0	2048	4096	6144	8192	10240	12288	14336
Out		count[7.0]	00h								
*		count[7]									
*		count[6]									
*		count[5]									
*		count[4]									
*		count[3]									
*		count[2]									

Data Setup

Hierarchy Display:

- test_signaltap_contador
 - auto_signaltap_0

auto_signaltap_0

100% 00:00:50

SIGNAL TAP II

Diagrama temporal con las 16Kmuestras adquiridas de las 8 salidas del contador

SignalTap II Logic Analyzer - C:/intelFPGA/16.1/test_sigtaltap_contador/test_sigtaltap_contador - test_sigtaltap_contador - [stp1.stp]*

File Edit View Project Processing Tools Window Help

Instance Manager: Ready to acquire

Instance	Status	Enabled	LEs: 656	Memory: 131072	Small: 0/0	Medium: 16/66	Large: 0/0
auto_sigtaltap_0	Not running	<input checked="" type="checkbox"/>	656 cells	131072 bits	0 blocks	16 blocks	0 blocks

JTAG Chain Configuration: JTAG ready

Hardware: USB-Blaster [USB-0] Setup...

Device: @1: EP3C25/EP4CE22 (0x020F) Scan Chain

SOF Manager: _sigtaltap_contador.sof ...

log: Trig @ 2017/03/11 12:47:18 (0:0:6.9 elapsed) #1

click to insert time bar

Type	Alias	Name	Time
Signal		count[7..0]	00h
Signal	*	count[7]	
Signal	*	count[6]	
Signal	*	count[5]	
Signal	*	count[4]	
Signal	*	count[3]	
Signal	*	count[2]	
Signal	*	count[1]	
Signal	*	count[0]	

Data Setup

Hierarchy Display: test_sigtaltap_contador

Data Log: auto_sigtaltap_0

auto_sigtaltap_0

100% 00:00:50

Zoom

Síntesis:

Es el procedimiento por el cual mediante alguna técnica de fabricación se trata de generar hardware a través de la descripción de un sistema ó circuito.

Las posibles vías de desarrollo son al menos dos:

- Empleo de lógica standard.
- Empleo de lógica programable.

Métodos de descripción:

Tabla de verdad.

Ecuaciones lógicas.

Diagramas de estado.

Algoritmos de síntesis.

Diseño basado en HDL.


etc.....

Descripción + Simulación + Producción de hardware

Síntesis


Diseño de un circuito en base a **entrada por esquemático** (ejemplo un contador síncrono de 2 bits con entrada de RESET asincrónico y control de conteo progresivo-regresivo)

Se retoma el ejercicio visto en la sección de análisis



Síntesis

Resultado de compilar en Quartus II la entrada del circuito como esquemático previa conversión a descripción como VHDL.




The screenshot shows the 'Compilation Report - analisis_de_circuitos_1' window. The 'Flow Summary' tab is active, displaying a table of compilation statistics. A red box highlights the 'Total logic elements' row, which shows a value of 2, representing 22,320% of the available capacity.

Category	Value	Percentage
Flow Status	Successful	Fri Apr 17 10:33:29 2020
Quartus II 64-Bit Version	13.1.0 Build 162	10/23/2013 SJ Web Edition
Revision Name	analisis_de_circuitos_1	
Top-level Entity Name	analisis_de_circuitos_1	
Family	Cyclone IV E	
Device	EP4CE22F17C6	
Timing Models	Final	
Total logic elements	2	22,320 (< 1 %)
Total combinational functions	2	22,320 (< 1 %)
Dedicated logic registers	2	22,320 (< 1 %)
Total registers	2	
Total pins	5 / 154	(3 %)
Total virtual pins	0	
Total memory bits	0 / 608,256	(0 %)
Embedded Multiplier 9-bit elements	0 / 132	(0 %)
Total PLLs	0 / 4	(0 %)

Habiendo elegido la FPGA Cyclone IV modelo EP4CE22F17C6, se utilizaron sólo dos Elementos Lógicos para construir el circuito

Síntesis


Esquemático de un Elemento Lógico (LE) de la FPGA Cyclone IV "E"




Zona de generación de Lógica combinatoria

Zona de generación de Lógica secuencial

El dispositivo FPGA tipo Cyclone IV modelo EP4CE22Fxxxx dispone de 22.320 LEs. Para este diseño sólo requiere de 2 LEs



Conversión a VHDL desde archivo BDF



```
1  -- Copyright (C) 1991-2013 Altera Corporation
2  -- Your use of Altera Corporation's design tools, logic functions
3  -- and other software and tools, and its AMPP partner logic
4  -- functions, and any output files from any of the foregoing
5  -- (including device programming or simulation files), and any
6  -- associated documentation or information are expressly subject
7  -- to the terms and conditions of the Altera Program License
8  -- Subscription Agreement, Altera MegaCore Function License
9  -- Agreement, or other applicable license agreement, including,
10 -- without limitation, that your use is for the sole purpose of
11 -- programming logic devices manufactured by Altera and sold by
12 -- Altera or its authorized distributors. Please refer to the
13 -- applicable agreement for further details.
14
15 -- PROGRAM      "Quartus II 64-Bit"
16 -- VERSION      "Version 13.1.0 Build 162 10/23/2013 SJ Web Edition"
17 -- CREATED      "Fri Apr 17 20:08:10 2020"
18
19 LIBRARY ieee;
20 USE ieee.std_logic_1164.all;
21
22 LIBRARY work;
23
24 ENTITY analisis_de_circuitos_2 IS
25     PORT
26     (
27         CLK : IN  STD_LOGIC;
28         CLEAR : IN  STD_LOGIC;
29         Z1 : OUT  STD_LOGIC;
30         Z2 : OUT  STD_LOGIC;
31         Z0 : OUT  STD_LOGIC
32     );
33 END analisis_de_circuitos_2;
34
35 ARCHITECTURE bdf_type OF analisis_de_circuitos_2 IS
36
37     SIGNAL SYNTHESIZED_WIRE_7 : STD_LOGIC;
38     SIGNAL JKFF_U3 : STD_LOGIC;
39     SIGNAL SYNTHESIZED_WIRE_0 : STD_LOGIC;
40     SIGNAL SYNTHESIZED_WIRE_8 : STD_LOGIC;
41     SIGNAL SYNTHESIZED_WIRE_3 : STD_LOGIC;
42     SIGNAL SYNTHESIZED_WIRE_4 : STD_LOGIC;
43     SIGNAL SYNTHESIZED_WIRE_9 : STD_LOGIC;
44
45
46 BEGIN
47     Z1 <= JKFF_U3;
48     Z0 <= SYNTHESIZED_WIRE_7;
49     SYNTHESIZED_WIRE_0 <= '1';
50     SYNTHESIZED_WIRE_8 <= '1';
51     SYNTHESIZED_WIRE_3 <= '1';
52     SYNTHESIZED_WIRE_4 <= '1';
53
```

```
analysis_de_circuitos_2.vhd
Compilation Report - analisis_de_circuitos_2
analysis_de_circuitos_2.bdf

49 SYNTHESIZED_WIRE_0 <= '1';
50 SYNTHESIZED_WIRE_8 <= '1';
51 SYNTHESIZED_WIRE_3 <= '1';
52 SYNTHESIZED_WIRE_4 <= '1';
53
54
55
56
57
58
59
60 SYNTHESIZED_WIRE_9 <= SYNTHESIZED_WIRE_7 AND JKFF_U3;
61
62
63 PROCESS(CLK,SYNTHESIZED_WIRE_0)
64 VARIABLE synthesized_var_for_SYNTHESIZED_WIRE_7 : STD_LOGIC;
65 BEGIN
66 IF (SYNTHESIZED_WIRE_0 = '0') THEN
67 | synthesized_var_for_SYNTHESIZED_WIRE_7 := '1';
68 ELSIF (RISING_EDGE(CLK)) THEN
69 synthesized_var_for_SYNTHESIZED_WIRE_7 := (NOT(synthesized_var_for_SYNTHESIZED_WIRE_7) AND SYNTHESIZED_WIRE_8) OR (synthesized_var_for_SYNTHESIZED_WIRE_7 AND (NOT(SYNTHESIZED_WIRE_8)));
70 END IF;
71 SYNTHESIZED_WIRE_7 <= synthesized_var_for_SYNTHESIZED_WIRE_7;
72 END PROCESS;
73
74
75 PROCESS(CLK,CLEAR,SYNTHESIZED_WIRE_3)
76 VARIABLE synthesized_var_for_JKFF_U3 : STD_LOGIC;
77 BEGIN
78 IF (CLEAR = '0') THEN
79 | synthesized_var_for_JKFF_U3 := '0';
80 ELSIF (SYNTHESIZED_WIRE_3 = '0') THEN
81 | synthesized_var_for_JKFF_U3 := '1';
82 ELSIF (RISING_EDGE(CLK)) THEN
83 synthesized_var_for_JKFF_U3 := (NOT(synthesized_var_for_JKFF_U3) AND SYNTHESIZED_WIRE_7) OR (synthesized_var_for_JKFF_U3 AND (NOT(SYNTHESIZED_WIRE_7)));
84 END IF;
85 JKFF_U3 <= synthesized_var_for_JKFF_U3;
86 END PROCESS;
87
88
89 PROCESS(CLK,CLEAR,SYNTHESIZED_WIRE_4)
90 VARIABLE synthesized_var_for_Z2 : STD_LOGIC;
91 BEGIN
92 IF (CLEAR = '0') THEN
93 | synthesized_var_for_Z2 := '0';
94 ELSIF (SYNTHESIZED_WIRE_4 = '0') THEN
95 | synthesized_var_for_Z2 := '1';
96 ELSIF (RISING_EDGE(CLK)) THEN
97 synthesized_var_for_Z2 := (NOT(synthesized_var_for_Z2) AND SYNTHESIZED_WIRE_9) OR (synthesized_var_for_Z2 AND (NOT(SYNTHESIZED_WIRE_9)));
98 END IF;
99 Z2 <= synthesized_var_for_Z2;
100 END PROCESS;
101
102
103 END bdf_type;
```

Resultado de la compilación

The screenshot shows the Quartus II 64-bit interface with the 'Compilation Report - analisis_de_circuitos_2' open. The 'Flow Summary' tab is selected, displaying the following data:

Flow Status	Successful - Fri Apr 17 20:09:32 2020
Quartus II 64-Bit Version	13.1.0 Build 162 10/23/2013 SJ Web Edition
Revision Name	analisis_de_circuitos_2
Top-level Entity Name	analisis_de_circuitos_2
Family	Cyclone IV E
Device	EP4CE22F17C6
Timing Models	Final
Total logic elements	3 / 22,320 (< 1 %)
Total combinational functions	3 / 22,320 (< 1 %)
Dedicated logic registers	3 / 22,320 (< 1 %)
Total registers	3
Total pins	5 / 154 (3 %)
Total virtual pins	0
Total memory bits	0 / 608,256 (0 %)
Embedded Multiplier 9-bit elements	0 / 132 (0 %)
Total PLLs	0 / 4 (0 %)

Se emplean sólo 3 LEs para la síntesis del contador de 3 bits


```


1  --Test-bench del proyecto analisis_de_circuitos_2 Sergio Noriega 2020
2  --Archivo: tb_analisis_de_circuitos_2.vhd.
3
4  library ieee;
5  use ieee.std_logic_1164.all;
6
7  entity tb_analisis_de_circuitos_2 is
8  end tb_analisis_de_circuitos_2;
9
10 architecture test of tb_analisis_de_circuitos_2 is
11     component analisis_de_circuitos_2
12     PORT
13     (
14         CLK : IN  STD_LOGIC;
15         CLEAR : IN  STD_LOGIC;
16         Z1 : OUT STD_LOGIC;
17         Z2 : OUT STD_LOGIC;
18         Z0 : OUT STD_LOGIC
19     );
20     end component;
21
22     signal CLK, CLEAR : STD_LOGIC;
23     signal Z0, Z1, Z2 : std_LOGIC;
24
25
26 begin
27
28     uut: analisis_de_circuitos_2 port map( CLK => CLK, CLEAR => CLEAR,
29                                         Z1 => Z1, Z2 => Z2, Z0 => Z0);
30
31
32     gen_reloj : process -- Reloj de 200 ns de periodo y 50% de ciclo de trabajo
33     begin
34
35         CLK <= '0';
36         wait for 100 ns;
37         CLK <= '1';
38         wait for 100 ns;
39     end process gen_reloj;
40
41     estímulos : process
42     begin
43         CLEAR <= '1';
44         wait for 100 ns;
45         CLEAR <= '0';
46         wait for 500 ns;
47         CLEAR <= '1';
48         wait for 5 us;
49     end process estímulos;
50 end test;

```

Generación de RELOJ.

Generación de RESET.

Resultado de la simulación con Modelsim del contador



Síntesis

Máquinas de estado

Se define estado a una dada combinación entre las salidas de los elementos de memoria (FFs) que conforman el circuito.

En Moore una salida NO puede cambiar su valor mientras esté en un dado estado.


En Mealy, en cambio, puede hacerlo.

En estos dos ejemplos hay una entrada entonces de cada estado hay dos posibilidades de acción.

Si hay dos entradas serán 4 y así sucesivamente.


La referencia temporal en estos diagramas está implícita:
Para pasar de un estado a otro DEBE llegar un flanco activo de RELOJ.

Modelo de descripción por MOORE




CIRCUITO CON 2 FFs (4 estados)

Modelo de descripción por MEALY



CIRCUITO CON 1 FF (2 estados)

REDUNDANCIA



ESTADO REDUNDANTE

SE NECESITAN 2 FF

REORDENANDO



AHORA
SE NECESITA 1 FF

Contador binario progresivo-regresivo de 2 bits

Método para lógica standard

X=0 conteo regresivo y viceversa.

DIAGRAMA DE ESTADOS




TABLA DE EXCITACIÓN

ESTADO ACTUAL		ESTADO SIGUIENTE		Q1Q0	Q1Q0	D1D0	D1D0
S0	00	S3	S1	11	01	11	01
S1	01	S0	S2	00	10	00	10
S2	10	S1	S3	01	11	01	11
S3	11	S2	S0	10	00	10	00
		0	1	0	1	0	1
		X					

Tablas de transición para generar el siguiente estado

TABLA DE TRANSICIÓN
FLIP-FLOP TIPO "D"TABLA DE TRANSICIÓN
FLIP-FLOP TIPO "JK"

Q_n	Q_{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

Q_n	Q_{n+1}	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Si quiero usar FFs tipo "D", simplemente debo copiar en "D" el valor futuro que espero de Q.

Si quiero usar FFs tipo "JK", tengo más opciones:

Por ejemplo si el Q actual es 0 ($Q_n=0$) y quiero pasar a un Q de 0 ($Q_{n+1}=1$).

entonces tengo dos opciones:

Pongo directamente JK=10 ó elijo la opción de negar el estado anterior de Q (JK=11), es decir queda JK=1X (don't care en la entrada "K").

Método para
lógica standard

		Q1Q0			
		00	01	11	10
X	0	1 0	0 1	1 3	0 2
	1	0 4	1 5	0 7	1 6

D1

$$D1 = \overline{X \oplus Q1 \oplus Q0}$$

		Q1Q0			
		00	01	11	10
X	0	1 0	0 1	0 3	1 2
	1	1 4	0 5	0 7	1 6


D0

$$D0 = \overline{Q0}$$



Contador binario progresivo-regresivo de 2 bits

Bloque Combinatorio

Bloque Memoria



Diseño de circuito monoestable disparado por flanco ascendente







El circuito está a la espera de detectar un flanco de subida por la entrada Y. Cuando ello ocurra, la salida Z se pondrá en "1" durante un ciclo de reloj CLK.

TABLA DE EXCITACIÓN

Q0(n)	Q0(n+1)	J0	K0	Z	Q0(n+1)	J0	K0	Z
0	0	0	X	0	1	1	X	1
1	0	X	1	0	1	X	0	0
Y=0					Y=1			

Método para lógica standard



Diseño de circuito monoestable disparado por flanco ascendente





DIAGRAMA DE ESTADOS


y	$Q_1 Q_0$	00	01	11	10
0	$Q_1 Q_0$	00	00	00	00
1	$Q_1 Q_0$	01	10	00	10

$D_1 D_0$

$$D_1 = y \cdot (\bar{Q}_1 \bar{Q}_0 + Q_1 \bar{Q}_0) = y \cdot (Q_0 \oplus Q_1)$$


$$D_0 = y \cdot \bar{Q}_1 \cdot \bar{Q}_0$$

$$Z = \bar{Q}_1 \cdot Q_0$$



Por Moore el mismo problema generó un hardware un poco mas complejo pero con la salida sin depender de la entrada.

Diseñar en base a un flip-flop JK un circuito que responda con el siguiente diagrama de estados:




Método para
lógica standard

TABLA DE EXCITACIÓN

ESTADO ACTUAL	ESTADO SIGUIENTE				ENTRADAS ACTUALES $J_0 K_0$			
0	0	0	1	1	0X	0X	1X	1X
1	1	0	1	0	X0	X1	X0	X1
	00	01	10	11	00	01	10	11
	AB				AB			


Q_0	AB			
	\bar{A}	A		
\bar{Q}_0	0X	0X	1X	1X
Q_0	X0	X1	X1	X0
	\bar{B}	B	\bar{B}	

$J_0 = A$
 $K_0 = B$



El diagrama de estados corresponde a un flip-flop "JK" ..!!

Diseñar en base a un flip-flop D un circuito que responda con el siguiente diagrama de estados:



Método para lógica standard


TABLA DE EXCITACIÓN

ESTADO ACTUAL	ESTADO SIGUIENTE		ENTRADA ACTUAL D_0	
0	0	1	0	1
1	0	1	0	1
		y		y

D_0/y	0	1
0	0	1
1	0	1

D_0

$D_0 = y$



El diagrama de estados era el de un FF "D"

DISEÑO DE UN FF "JK" EN BASE A UNO TIPO "D"


Método para lógica standard

TABLA DE EXCITACIÓN

ESTADO ACTUAL Q_n	ESTADO SIGUIENTE Q_{n+1}				ENTRADAS ACTUAL D_0			
	0	0	1	1	0	0	1	1
0	0	0	1	1	0	0	1	1
1	1	0	1	0	1	0	1	0
	00	01	10	11	00	01	10	11
	$J_0 K_0$				$J_0 K_0$			


Q_n	$J_0 K_0$	\bar{J}_0	J_0	
	00	01	11	10
\bar{Q}_0	0	0	1	1
Q_0	1	0	0	1
	\bar{K}_0	K_0	\bar{K}_0	D_0

$$D_0 = J_0 \cdot \bar{Q}_0 + \bar{K}_0 \cdot Q_0$$



Detector de paridad par en formato serie de 2 bits de magnitud

BITS ENTRANTES		SALIDAS	
D1	D0	Z1	Z0
0	0	0	1
0	1	1	0
1	0	1	0
1	1	0	1
TRABAJANDO		0	0



Diseño de comparador de magnitud serie de dos números sin signo (A y B) donde se transmite el bit mas significativo primero



Las salidas Z1Z0 deben cumplir con la siguiente tabla:

Si $A > B \Rightarrow Z1Z0 = 10$

Si $A < B \Rightarrow Z1Z0 = 01$

Si $A = B \Rightarrow Z1Z0 = 11$

Si se está comparando $\Rightarrow Z1Z0 = 00$




Comando de un motor con dos pulsadores A y B

Método para lógica standard

AB=00/11/01

AB=10

AB= 00/11/10



Q_0^n	E.A	E.S				Z	Q_0^{n+1}				J ₀ K ₀			
0	S ₀	S ₀	S ₀	S ₁	S ₀	0	0	0	1	0	0X	0X	1X	0X
1	S ₁	S ₁	S ₀	S ₁	S ₁	1	1	0	1	1	X0	X1	X0	X0
		00	01	10	11		00	01	10	11	00	01	10	11
		AB					AB				AB			


Comando de un motor con dos pulsadores A y B

	AB	\bar{A}	A	$A\bar{B}$
Q_0	00	01	11	10
0	0	0	0	1
1	X	X	X	X
	\bar{B}	B	\bar{B}	J_0

$$J_0 = A \cdot \bar{B}$$

	00	01	11	10
	X	X	X	X
	0	1	0	0
		$\bar{A} \cdot B$		K_0


$$K_0 = \bar{A} \cdot B$$



A B	J_0	K_0	Q^{n+1}
00	0	0	Q^n
01	0	1	0
10	1	0	1
11	0	0	Q^n

Detector de número impar en formato serie cíclico, siendo el primer bit de entrada de cada secuencia, el MSB.

Sin solapamiento
1^{ro} bit MSB.



- b2 b1 b0
- 000
- 001
- 100
- 010
- 011
- 100
- 101
- 110
- 111


impar => b0=1

SINTETIZAR UN GENERADOR DE SEÑALES QUE GENERE LA SIGUIENTE SECUENCIA EN FORMA CÍCLICA:

AB	secuencia
00	0111
01	0011
10	0001
11	-----




Qué hacemos con esta combinación??



Las entradas se evalúan en el primer ciclo de cada nueva secuencia de entrada.

Sintetizar un circuito comparador de magnitud de dos números binarios sin signo de 3 bits en formato serie donde se manda primero el bit mas significativo MSB.




Z1	Z0	CONDICIÓN
0	0	en proceso
0	1	X < Y
1	0	X > Y
1	1	X = Y

Se usan 4 FF's

Síntesis de contador up-down con máquina de Mealy. Descripción en VHDL

```
1 library ieee;
2 use ieee.std_logic_1164.all;
3
4 entity mealy_counter_2bits is
5
6     port
7     (
8         clk      : in  std_logic;
9         dir      : in  std_logic;
10        reset    : in  std_logic;
11        data_out : out std_logic_vector(1 downto 0)
12    );
13
14 end entity;
15
16 architecture rtl of mealy_counter_2bits is
17
18     type state_type is (s0, s1, s2, s3);
19
20     signal state : state_type;
21
22 begin
23     process (clk, reset, dir)
24     begin
25         if reset = '1' then
26             state <= s0;
27         elsif (rising_edge(clk)) then
28             case state is
29                 when s0=>
30                     if dir = '1' then
31                         state <= s1;
32                     else
33                         state <= s3;
34                     end if;
35                 when s1=>
36                     if dir = '1' then
37                         state <= s2;
38                     else
39                         state <= s0;
40                     end if;
41                 when s2=>
42                     if dir = '1' then
43                         state <= s3;
44                     else
45                         state <= s1;
46                     end if;
47                 when s3=>
48                     if dir = '1' then
49                         state <= s0;
50                     else
51                         state <= s2;
52                     end if;
53             end case;
54         end if;
55     end process;
```


```
process (state, dir)
begin
    case state is
        when s0=>
            if dir = '1' then
                data_out <= "01";
            else
                data_out <= "11";
            end if;
        when s1=>
            if dir = '1' then
                data_out <= "10";
            else
                data_out <= "00";
            end if;
        when s2=>
            if dir = '1' then
                data_out <= "11";
            else
                data_out <= "01";
            end if;
        when s3=>
            if dir = '1' then
                data_out <= "00";
            else
                data_out <= "10";
            end if;
    end case;
end process;
end rtl;
```



TEST BENCH DESCRIPTO EN VHDL del contador sintetizado con Mealy

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity tb_mealy_counter_2bits is
7  | end tb_mealy_counter_2bits;
8
9  architecture test of tb_mealy_counter_2bits is
10 |
11 | component mealy_counter_2bits
12 | Port (  clk      : in std_logic;
13 |         dir      : in std_logic;
14 |         reset    : in std_logic;
15 |         data_out : out std_logic_vector(1 downto 0)
16 |       );
17 | end component;
18
19 | signal clk      : std_logic;
20 | signal reset    : std_logic;
21 | signal dir      : std_logic;
22 | signal data_out : std_logic_vector(1 downto 0);
23
24 | begin
25
26 | uut: mealy_counter_2bits port map (  clk => clk,
27 |                                     dir => dir,
28 |                                     reset => reset,
29 |                                     data_out => data_out
30 |                                   );
31
32 | gen_reloj : process -- Reloj de 200 ns de periodo y 50% de ciclo de trabajo
33 | begin
34 |     clk <= '0';
35 |     wait for 100 ns;
36 |     clk <= '1';
37 |     wait for 100 ns;
38 | end process gen_reloj;
39
40 | estimulos : process
41 | begin
42
43 |     dir <= '0';
44 |     reset <= '0';
45 |     wait for 30 ns;
46 |     reset <= '1';
47 |     wait for 40 ns;
48 |     reset <= '0';
49 |     wait for 2.5 us;
50 |     dir <= '1';
51 |     wait for 2.5 us;
52
53 | end process estimulos;
54
55 | end test;
```

Simulación del contador implementado con máquina de Mealy



Síntesis de contador up-down con máquina de Moore. Descripción en VHDL

```


1  library ieee;
2  use ieee.std_logic_1164.all;
3
4  entity moore_counter_2bits is
5
6  port
7  (
8      clk      : in  std_logic;
9      dir      : in  std_logic;
10     reset    : in  std_logic;
11     data_out : out std_logic_vector(1 downto 0)
12 );
13
14 end entity;
15
16 architecture rtl of moore_counter_2bits is
17
18     type state_type is (s0, s1, s2, s3);
19
20     signal state : state_type;
21
22 begin
23     process (clk, reset, dir)
24     begin
25         if reset = '1' then
26             state <= s0;
27         elsif (rising_edge(clk)) then
28             case state is
29                 when s0=>
30                     if dir = '1' then
31                         state <= s1;
32                     else
33                         state <= s3;
34                     end if;
35                 when s1=>
36                     if dir = '1' then
37                         state <= s2;
38                     else
39                         state <= s0;
40                     end if;
41                 when s2=>
42                     if dir = '1' then
43                         state <= s3;
44                     else
45                         state <= s1;
46                     end if;
47                 when s3=>
48                     if dir = '1' then
49                         state <= s0;
50                     else
51                         state <= s2;
52                     end if;
53             end case;
54         end if;
55     end process;

```

```

56
57     process (state)
58     begin
59         case state is
60             when s0=>
61                 data_out <= "00";
62             when s1=>
63                 data_out <= "01";
64             when s2=>
65                 data_out <= "10";
66             when s3=>
67                 data_out <= "11";
68         end case;
69     end process;
70 end rtl;
71

```




TEST BENCH DESCRIPTO EN VHDL del contador sintetizado con Moore

```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity tb_moore_counter_2bits is
7  |end tb_moore_counter_2bits;
8
9  architecture test of tb_moore_counter_2bits is
10 |
11 | component moore_counter_2bits
12 | Port (  clk      : in std_logic;
13 |         dir      : in std_logic;
14 |         reset    : in std_logic;
15 |         data_out : out std_logic_vector(1 downto 0)
16 |       );
17 | end component;
18
19 | signal clk      : std_logic;
20 | signal reset    : std_logic;
21 | signal dir      : std_logic;
22 | signal data_out : std_logic_vector(1 downto 0);
23
24 | begin
25
26 | uut: moore_counter_2bits port map (  clk => clk,
27 |                                     dir => dir,
28 |                                     reset => reset,
29 |                                     data_out => data_out
30 |                                   );
31
32 | gen_reloj : process -- Reloj de 200 ns de periodo y 50% de ciclo de trabajo
33 | begin
34 |   clk <= '0';
35 |   wait for 100 ns;
36 |   clk <= '1';
37 |   wait for 100 ns;
38 | end process gen_reloj;
39
40 | estimulos : process
41 | begin
42 |
43 |   dir <= '0';
44 |   reset <= '0';
45 |   wait for 30 ns;
46 |   reset <= '1';
47 |   wait for 40 ns;
48 |   reset <= '0';
49 |   wait for 2.5 us;
50 |   dir <= '1';
51 |   wait for 2.5 us;
52 |
53 | end process estimulos;
54
55 | end test;
```


Simulación del contador implementado con máquina de Moore



Síntesis de un control de dos semáforos implementado con máquina de estados Moore y ciclo de reloj variable. Descripción en VHDL



'V2' 'A2' 'R2' 'V1' 'A1' 'R1'



```

1  -----
2  -- Descripcion en VHDL de un controlador de semaforos
3  -- En este proyecto se describe un controlador de dos semaforos "1" y "2" con modos
4  -- diurno y nocturno, controlado por la entrada "modo".
5  -- Las salidas de las 3 lamparas por semaforo se presentan en "salida" donde:
6  -- salida(5) = luz verde semaforo 2, V2.
7  -- salida(4) = luz amarilla semaforo 2, A2.
8  -- salida(3) = luz roja semaforo 2, R2.
9  -- salida(2) = luz verde semaforo 1, V1.
10 -- salida(1) = luz amarilla semaforo 1, A1.
11 -- salida(0) = luz roja semaforo 1, R1.
12 -- La secuencia de encendido de las lamparas se hace de la siguiente manera:
13 -- Modo diurno (modo = '0'): R2-R1 -> R2-V1 -> R2-A1 -> R2-R1 -> V2-R1 -> A2-R1 -> REPITE
14 -- Modo nocturno (modo = '1'): apagado-apagado -> A2-A1 -> REPITE.
15 -- Para hacer el sistema mas realistico se definen ciclos de reloj variable segun en que
16 -- estado se encuentre:
17 -- R2-R1 dura 3000 ms.          0BB8 EN HEXADECIMAL.
18 -- R2-V1 dura 20000 ms.        4E20 " " .
19 -- R2-A1 y A2-R1 duran 2000 ms. 07D0 " " .
20 -- V2-R1 dura 40000 ms.        9C40 " " .
21 -- apagado-apagado dura 1000 ms. 03E8 EN HEXADECIMAL.
22 -- A2-A1 dura 1000 ms.         03E8 EN HEXADECIMAL.
23 -- Para ello se usa un reloj base de 50 MHz que se divide hasta 1KHz (1 ms de periodo).
24 -- Ese reloj entra a un contador preseteable con un dato que se modifica (count_max) cada vez
25 -- que se pasa a un nuevo estado.
26 -- Resultado: Funciona OK.
27 -- Archivo: semaforo.vhd
28 -- Sergio Noriega ISLD 2016
29 -- *****
30
31 library ieee;
32 use ieee.std_logic_1164.all;
33 use ieee.std_logic_arith.all;
34 use ieee.std_logic_unsigned.all;
35
36 entity semaforo is
37
38     Port ( clock      : in std_logic;    --ENTRADA DE 50 MHZ
39           modo       : in std_logic;    --Entrada para ajuste diurno-nocturno
40           reset      : in std_logic;    --Reset
41           salida     : out std_logic_vector (5 downto 0)
42         );
43
44 end semaforo;
45
46 architecture Comportamiento of semaforo is
47
48     signal clock_1ms, clock_div, temporal, clock_prog : std_logic;
49     signal count_max : std_logic_vector (15 downto 0); --Hasta 65 segundos
50     signal counter   : integer range 0 to 24999 := 0;
51     signal counter2  : integer range 0 to 60000 := 0;
52
53     type state_type is (s0, s1, s2, s3, s4, s5, s6, s7);
54     signal estado : state_type;
55

```

```

56 begin
57
58 divisor_de_frec: process (reset, clock) -- Genera un reloj de 1ms de periodo
59     begin
60         if reset = '1' then temporal <= '0';
61             counter <= 0;
62         elsif rising_edge(clock) then
63             if (counter = 24999) then
64                 temporal <= NOT(temporal);
65                 counter <= 0;
66             else
67                 counter <= counter + 1;
68             end if;
69         end if;
70     end process;
71
72     clock_1ms <= temporal; --Onda cuadrada de 1KHz y 50% de duty cycle.
73
74     clock_var : process (clock_1ms, reset) --Genera el reloj de periodo variable
75         begin
76             if rising_edge (clock_1ms) then
77                 if counter2 < count_max then
78                     clock_prog <= '0';
79                 counter2 <= counter2 + 1;
80             else counter2 <= 0; clock_prog <= '1';
81             end if;
82         end if;
83     end process;
84
85     clock_div <= clock_prog;
86
87     gen_salidas: process (clock_div, reset, modo)
88         begin
89             if reset = '1' then estado <= s0;
90             elsif (clock_div'event and clock_div = '1') then
91                 case estado is
92                     when s0 => if modo = '0' then estado <= s1;
93                                 else estado <= s7; end if;
94                     when s1 => if modo = '0' then estado <= s2;
95                                 else estado <= s0; end if;
96                     when s2 => if modo = '0' then estado <= s3;
97                                 else estado <= s0; end if;
98                     when s3 => if modo = '0' then estado <= s4;
99                                 else estado <= s0; end if;
100                    when s4 => if modo = '0' then estado <= s5;
101                                else estado <= s0; end if;
102                    when s5 => if modo = '0' then estado <= s6;
103                                else estado <= s0; end if;
104                    when s6 => if modo = '0' then estado <= s1;
105                                else estado <= s0; end if;
106                    when s7 => if modo = '0' then estado <= s0;
107                                else estado <= s0; end if;
108                end case;
109            end if;
110        end process;

```

Este proceso genera un reloj de 1KHz y 50% de ciclo de trabajo.

Este proceso genera un reloj de período variable en base al reloj anterior. En '0' estará 'count_max' x 1ms y en '1' 1ms.


Este proceso junto al siguiente forman la máquina de estado Moore que responde a la entrada 'modo'.


```
111 |
112 | □
113 |
114 | □
115 |     process (estado)
116 |         begin
117 |             case estado is
118 |                 when s0 => salida <= "000000"; --Todas las luces apagadas
119 |                     count_max <= x"03E8"; -- 1 segundo
120 |                 when s1 => salida <= "001001"; --Prendidas R2 y R1
121 |                     count_max <= x"0BB8"; -- 3 segundos
122 |                 when s2 => salida <= "001100"; --Prendidas R2 y V1
123 |                     count_max <= x"4E20"; -- 20 segundos
124 |                 when s3 => salida <= "001010"; --Prendidas R2 y A1
125 |                     count_max <= x"07D0"; -- 2 segundos
126 |                 when s4 => salida <= "001001"; --Prendidas R2 y R1
127 |                     count_max <= x"0BB8"; -- 3 segundos
128 |                 when s5 => salida <= "100001"; --Prendidas V2 y R1
129 |                     count_max <= x"9C40"; -- 40 segundos
130 |                 when s6 => salida <= "010001"; --Prendidas A2 y R1
131 |                     count_max <= x"07D0"; -- 2 segundos
132 |                 when s7 => salida <= "010010"; --Prendidas A2 y A1
133 |                     count_max <= x"03E8"; -- 1 segundo
134 |             end case;
135 |         end process;
136 | end Comportamiento;
```

En este segundo proceso de la máquina de estados, se definen los valores de 'salida', y los valores de precarga (count_max) del proceso 'clock_var' que sirve para generar el reloj de período variable de dicha máquina de estados. Ejemplo: Para el estado V2R1 el valor en hexa es '9C40' ó 40.000, es decir, el período de 'clock_div' será $1 \text{ ms} \times 40.000 = 40 \text{ segundos}$. Ese es el tiempo en que estarán las lámparas V2 y R1 encendidas.


```
1  library IEEE;
2  use IEEE.STD_LOGIC_1164.all;
3  use IEEE.STD_LOGIC_ARITH.ALL;
4  use IEEE.STD_LOGIC_UNSIGNED.ALL;
5
6  entity tb_semaforo is
7  | end tb_semaforo;
8  |
9  | architecture test of tb_semaforo is
10 | |
11 | | component semaforo
12 | | Port ( clock      : in std_logic;
13 | |       modo       : in std_logic;
14 | |       reset      : in std_logic;
15 | |       salida     : out std_logic_vector(5 downto 0)
16 | |       );
17 | | end component;
18 | |
19 | | signal clock      : std_logic;
20 | | signal modo       : std_logic;
21 | | signal reset      : std_logic;
22 | | signal salida     : std_logic_vector (5 downto 0);
23 | |
24 | | begin
25 | |
26 | | uut: semaforo port map      (      clock => clock,
27 | |                               modo  => modo,
28 | |                               reset => reset,
29 | |                               salida => salida
30 | |                               );
31 | |
32 | | gen_reloj : process -- Reloj de 20 ns de periodo y 50% de ciclo de trabajo
33 | | | begin
34 | | |   clock <= '0';
35 | | |   wait for 10 ns;
36 | | |   clock <= '1';
37 | | |   wait for 10 ns;
38 | | | end process gen_reloj;
39 | |
40 | | estimulos : process
41 | | | begin
42 | | |   reset <= '0';
43 | | |   modo <= '0';
44 | | |   wait for 300ns;
45 | | |   reset <= '1';
46 | | |   wait for 500ns;
47 | | |   reset <= '0';
48 | | |   wait for 100000 ns;
49 | | |
50 | | | end process estimulos;
51 | | end test;
```

Simulación del semáforo implementado con máquina de Moore



Esta simulación se hizo en otro proyecto donde solo se agregó la salida de reloj de 1KHz para test y modificando los valores de 'count_max' a fin de disminuir los tiempos de simulación

Simulación del semáforo implementado con máquina de Moore



Análisis y Síntesis

Bibliografía:

Apuntes de teoría:

- "Análisis y Síntesis". S. Noriega.

Libros:

- VHDL for Logic Synthesis. Andrew Rushton. 3RD. Ed. Wiley. 2011.
- The Guide to VHDL. Peter Ashenden–Jim Lewis. 3RD. Ed. 2008.
- Finite State Machines in Hardware: Theory and Design (with VHDL and SystemVerilog) Volnei A. Pedroni, 2013.
- Rapid Prototyping of Digital Systems with Quartus II. JAMES O. HAMBLEN. Ed. Springer. 2005.
- "Sistemas Digitales". R. Tocci, N. Widmer, G. Moss. Ed. Prentice Hall.
- "Diseño Digital". M. Morris Mano. Ed. Prentice Hall. 3ra edición.
- "Diseño de Sistemas Digitales". John Vyemura. Ed. Thomson.
- "Diseño Lógico". Antonio Ruiz, Alberto Espinosa. Ed. McGraw-Hill.
- "Digital Design: Principles & Practices". John Wakerly. Ed. Prentice Hall.
- "Diseño Digital". Alan Marcovitz. Ed. McGraw-Hill.
- "Electrónica Digital". James Bignell, R. Donovan. Ed. CECOSA.
- "Técnicas Digitales con Circuitos Integrados". M. Ginzburg.
- "Fundamentos de Diseño Lógico y Computadoras". M. Mano, C. Kime. Ed. Prentice Hall.
- "Teoría de conmutación y Diseño lógico". F. Hill, G. Peterson. Ed. Limusa